(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-143380

(43)公開日 平成11年(1999)5月28日


(51) Int.Cl. ⁶		觀別記号		FΙ					
G09F	9/00	3 4 6		C 0 9	F	9/00		346Z	
G06F	12/00	580		C 0 6	F	12/00		580	
G 0 9 G	3/20			G 0 9	G	3/20		R	
	3/36					3/36			
	5/00	5 2 0				5/00		520W	
			審査請求	未請求	請求	項の数12	OL	(全 10 頁)	最終頁に続く
(21)出廢番号		特願平9-304582		(71) }	人類出	. 0000010	007		
		6 V . 76				キヤノ	ン株式	会社	
(22) 出顧日		平成9年(1997)11月6日				東京都	大田区	下丸子3 丁目	30番2号
				(72) §	è明者	繁田	和之		
						東京都	大田区	下丸子3 丁目3	30番2号 キヤ
						ノン株	式会社	内	

画像表示装置 (54) 【発明の名称】

(57)【要約】

【課題】 画像表示部の解像度に応じ、適正サイズのメ モリを搭載の基板を設計する必要がある。

【解決手段】 デジタル信号を加工する画像処理手段 3,7と、少なくとも画像一画面分のデータを記憶する データ記憶手段5と、画像処理手段3,7からの画像信 号に基づいて画像を表示する画像表示手段8と、を有す る画像表示装置において、データ記憶手段5を取り外し 可能とした、またはデータ記憶手段5の少なくとも一部 を増設・減設可能とした。



(74)代理人 弁理士 山下 穣平

【特許請求の範囲】

【請求項1】 デジタル信号を加工する画像処理手段 と、少なくとも画像一画面分のデータを記憶するデータ 記憶手段と、該画像処理手段からの画像信号に基づいて 画像を表示する画像表示手段と、を有する画像表示装置 において、

前記データ記憶手段を取り外し可能としたことを特徴とする画像表示装置。

【請求項2】 デジタル信号を加工する画像処理手段 と、少なくとも画像一画面分のデータを記憶するデータ 記憶手段と、該画像処理手段からの画像信号に基づいて 画像表示手段と、を有する画像表示装置において、

前記データ記憶手段の少なくとも一部を増設・減設可能としたことを特徴とする画像表示装置。

【請求項3】 前記データ記憶手段は、前記画像処理手段とは異なる基板上に設けられていることを特徴とする請求項1または請求項2に記載の画像表示装置。

【請求項4】 前記データ記憶手段は、前記画像表示手段の解像度に応じて取り外し、もしくは増設・減設を行うことを特徴とする請求項1~3のいずれかの請求項に記載の画像表示装置。

【請求項5】 前記データ記憶手段は、前記画像表示手段の階調数に応じて取り外し、もしくは増設・減設を行うことを特徴とする請求項1~3のいずれかの請求項に記載の画像表示装置。

【請求項6】 前記データ記憶手段は、画像表示装置の 画像処理を必要とする付加機能の有無によって、取り外 し、もしくは増設・減設を行うことを特徴とする請求項 1~3のいずれかの請求項に記載の画像表示装置。

【請求項7】 前記制御手段は、あらかじめ想定される データ記憶手段の最大数分設けたことを特徴とする請求 項1~6のいずれかの請求項に記載の画像表示装置。

【請求項8】 前記データ記憶手段の取り外し、増設・減設は前記画像表示部の表示速度向上の為に分割して行われる駆動の分割方法に対応していることを特徴とする請求項1~7のいずれかの請求項に記載の画像表示装置

【請求項9】 前記画像表示手段が、液晶表示素子であることを特徴とする請求項1~8のいずれかの請求項に記載の画像表示装置。

【請求項10】 前記画像表示手段が、光を反射して表示する素子であることを特徴とする請求項1~8のいずれかの請求項に記載の画像表示装置。

【請求項11】 前記画像表示手段が、光を透過して表示する素子であることを特徴とする請求項1~8のいずれかの請求項に記載の画像表示装置。

【請求項12】 前記画像表示手段が、プラズマディスプレイパネルであることを特徴とする請求項1~8のいずれかの請求項に記載の画像表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はディスプレイデバイス上に画像を表示する画像表示装置に関するものである

[0002]

【従来の技術】近年ディスプレイモニタは、パソコンの 画像情報量の増大に伴い、高解像度化、高階調化が進む と共に、TVなど様々な複合化した情報を扱う様になっ てきた。さらに液晶やプラズマディスプレイ方式といっ たCRT以外のモニタの登場により画像情報をデジタル 化して扱う機会が増加している。

【0003】図13に、従来例として、液晶パネルを画像表示部として用いた画像表示装置のブロック図を示す。同図において、1はアナログの映像信号の入力端子であり、2はA/Dコンバータ、3はデジタル化した画像を加工し、液晶パネルに適応した信号に変換する画像処理部、4はD/Aコンバータであり、5が画像処理部3で画像を加工する際に用いる画像メモリである。また、6が映像信号の同期信号の入力端子であり、7がこの信号から各種の駆動用、制御用パルスを発生させる駆動パルス発生部である。ここよりのパルスはA/Dコンバータ2やD/Aコンバータ4をはじめ画像処理部3の制御パルスになる一方で、画像表示部8の駆動パルスとなる。またD/Aコンバータ4からのアナログに変換された信号が、画像表示部8への画像入力信号となる。

【0004】図14に、画像表示部8の一例として、液晶パネルの構成図を示す。同図において、9が水平方向の走査回路としてのシフトレジスタ(HSR)であり、10がそのスタートパルス(ϕ HST)、11が水平方向のシフトクロック(ϕ HCK)である。また、12が垂直方向の走査回路としてのシフトレジスタ(VSR)であり、13がそのスタートパルス(ϕ VST)、14が垂直方向のシフトクロック(ϕ VCK)である。15が液晶パネルの映像信号入力端子であり、36が共通信号線である。17が垂直信号線であり、36が共通信号線である。17が垂直信号線であり、16及び19がMOSトランジスタで構成された転送スイッチである。18がゲート線であり、20が液晶セル、21が電荷を保持するための容量である。また、22が液晶の対向電極(共通電極)である。

【0005】入力された映像信号は、水平シフトレジスタ(HSR)9で順次選択され、転送スイッチ16を介して、垂直信号線17に転送される。この時、垂直シフトレジスタ(VSR)12は、あるゲート線18を選択しており、この結果、水平シフトレジスタ(HSR)9と垂直シフトレジスタ(VSR)12でマトリクス的に選択された特定画素の転送スイッチ19が選択され、対向電極22の電位に対して、液晶セル20及び保持容量21に画素の映像信号の電位が充電され、画素表示が行われる。

【0006】ところで、近年のデバイス技術の発達に伴

い、こうした液晶パネルを初めとする画像表示デバイスの高画素数化、高階調化は著しく、またこれに伴い、画像表示装置内で扱うデータ数も増大している。例えば、 $VGAクラス(640\times480 mm = 60)$ を $VGAクラス(640\times480 mm = 60)$ を $VGAクラス(1024\times768\times86)$ を $VGAクラス(1024\times768\times86)$ を $VGAクラス(1024\times768\times86)$ を $VGAクラス(1024\times768\times86)$ を $VGAクラス(1024\times768\times86)$ を $VGAクラス(1024\times768\times86)$ を $VGAクラス(1024\times86)$ を $VGAクラス(1024\times86)$ を VGAPO を VGAPO

[0007]

【発明が解決しようとする課題】しかしながら、従来よりの画像表示装置のフレームメモリは、画像表示部の解像度に応じた必要量のメモリが、画像処理部と同一基板上に実装されている為に、同様の製品で、表示画素数の高い製品を作ろうとした場合、新しい画像表示部の解像度に応じたサイズのメモリを搭載する基板26(図13の点線領域)を新規に設計しなおさなくてはならず、設計の負荷と部品の非共通化によりコストの増大を招いていた。

【0008】また、フレームメモリを最小限とした単機能の製品と、メモリを多く用いてピクチャーインピクチャーや画面分割などの機能を持つ高機能製品においても基板の共通化ができず、同様の問題があった。本発明の目的は、ディスプレイの高解像度化、高機能化にあたり、コスト比率の高いメモリ以外の領域を共有し、メモリの増設可能な構成にすることにより、低コストで複数のグレードの製品のラインナップを実現することである。

[0009]

【課題を解決するための手段】本発明の画像表示装置は、デジタル信号を加工する画像処理手段と、少なくとも画像一画面分のデータを記憶するデータ記憶手段と、該画像処理手段からの画像信号に基づいて画像を表示する画像表示手段と、を有する画像表示装置において、前記データ記憶手段を取り外し可能としたことを特徴とする。

【 O O 1 O 】また本発明の画像表示装置は、デジタル信号を加工する画像処理手段と、少なくとも画像一画面分のデータを記憶するデータ記憶手段と、該画像処理手段からの画像信号に基づいて画像表示手段と、を有する画像表示装置において、前記データ記憶手段の少なくとも一部を増設・減設可能としたことを特徴とする。

【 O O 1 1 】上記本発明により、画像表示手段の異なる解像度、階調、あるいは機能の複数の製品に対し、データ記憶手段以外の画像処理部等の非データ記憶手段を共有化することが可能となり、また、製品の開発費も削減し、低コストを容易に実現する。また、画像表示手段特有の分割駆動に対応してメモリを分割し、その一部を取

り外し、増・減設可能にすることにより、システム構成 の簡略化を実現する。

【0012】本発明は、透過型、反射型の表示素子、液晶表示素子、PDP(プラズマディスプレイパネル)等デジタル画像処理を伴うあらゆる画像表示装置に適用可能である。

[0013]

【実施例】以下、本発明の実施例について図面を用いて 詳細に説明する。

(第1の実施例)図1および図2に、本発明の第1の実 施例の画像表示装置のブロック図を示す。図1および図 2において、1はアナログの映像の入力端子であり、2 はA/Dコンバータ、3はデジタル化した画像を加工 し、画像表示部に適応した信号に変換する画像処理部、 4はD/Aコンバータであり、5-A、5-B、5-C が画像処理部3で画像を加工する際に用いる画像メモリ である。また、6が映像信号の同期信号の入力端子であ り、7が駆動パルス発生部である。また、23-A、2 3-B、23-Cが、各画像メモリ5-A、5-B、5 -Cに対応した制御線であり、24がアドレスバス、2 5がデータバスである。なお、画像処理部3および駆動 パルス発生部7は画像処理手段を構成する。ここで、A /Dコンバータ2、画像処理部3、D/Aコンバータ 4、駆動パルス発生部7までが同一基板26上にあり、 メモリ部は別基板27に設けられている。画像処理部3 は、あらかじめ想定されるメモリ制御信号23-A、2 3-B、23-Cを備えている。

【0014】ここで、例えばSVGAの解像度(800×600画素)とSXGA(1280×1024画素)の解像度の異なる画像表示部8′、8に対するシステムを考える。SXGAはSVGAに対し約3倍の画素数を有している。このため、SXGAでは図1の構成に対し、SVGAでは図2の様にメモリ部の基板上のメモリを1/3のものとし、また、使用しないメモリの制御線、データ線、アドレス線はN. C. (未結線)としている。この時の各々のタイミングチャートを図3、図4に示す。

に小り。 【0015】垂直方向の同期信号28に対し、画像処理部から画像データ29がメモリとの間でやりとりされる。ここで、SXGAではメモリA、B、Cの制御信号30,31,32を順次与えることにより、33,34,35の様に各メモリに入出力するデータが切りかわる(図3)。また、SVGAでは、必要メモリ量が1/3なので図4に示すようにメモリAの制御信号のみ与え(Hレベル)、メモリB,CをOFF(Lレベル)し、またメモリもAのみしか実装しない基板で対応する。【0016】これにより、画像表示部の画素数がかわっても、あらかじめ画像処理部の制御モードを複数用意し、増設するメモリの制御信号を用意しておくことにより、画像メモリの基板以外の領域(基板26)を共有可 能にすることにより、低コストで高解像度化製品に対応が可能になる。また、あらかじめ画像処理部の制御モードを複数用意しておかなくても、こうした画像処理部はカスタムでゲートアレイ等をおこすことが多いので、あらかじめ複数の制御線を用意したピン配置としておき、ゲートアレイのみを同じピン配置でSVGA対応品とSXGA対応品に作成しなおすことでも、同様の基板共有化のメリットは得られる。

(第2の実施例)ディスプレイの高解像度化に対し、液晶などの表示デバイスの駆動可能な速度が、その実現可能な解像度を律速する。こうした限界を打破する手法として、複数画素を同時に書きこむ分割駆動が知られている。

【0017】例えば図5に、2画素ずつを同時に書きこむ2分割駆動を行う液晶パネルの例を示した。ここで9~21で示す構成部材は図14で示した液晶パネルの構成部材と同じである。ここでは入力をデジタル8ビットの信号とし、パネル内部でD/A変換機能を内部にもったデジタル入力型液晶パネルを例示する。

【0018】入力がデジタルであること以外に、図14と異なるのは、入力端子が37-1及び37-2と2系統であり、各々の信号がD/Aコンバータ38-1、38-2を介し共通信号線36-1、36-2に同時に供給され、また水平シフトレジスタの出力も隣接する2つの垂直信号線17につながるスイッチ16を同時にスイッチングすることである。この結果、水平シフトレジスタのスピードは従来と同じままに、倍の数の画素に信号を書きこむことが可能となる。

【0019】このことは、例えば画素数が 1024×768 のXGA解像度の液晶パネルを書きこむのに70M Hzのスピードが必要とされる時に、約2倍の画素数 1280×1024 のSXGAを140MHzで書きこむ必要がなく、70MH $z\times2$ 系統でXGAと同じスピードで書きこめることを示している。

【0020】この時の本発明の第2の実施例を図6及び図7のブロック図に示す。1は8bitのデジタル映像信号の入力端子であり、図6(SXGA)の時は約140MHz、図7(XGA)の時は約70MHzの入力信号が画像処理部3に入力する。図6において、デジタル信号は画像処理部において、図8の40の入力信号に対し、41及び42の様に半分のスピードで同じタイミングの信号にデマルチプレクスされる。一方の信号はメモリ5-Dを介し画像処理された後、出力39-Dを介し、液晶パネルの2系統の入力の片方37-1に入力される。

【0021】もう一方の信号はメモリ5-Eを介し画像処理された後、出力39-Eを介し液晶パネルの2系統の入力の残りの37-2に入力され、SXGAの画像表示は約70MHzで表示される。なお、ここでは駆動パルス部は省略している(以下の実施例についても同様に

省略する)。メモリ5-Dおよび画像処理部3は基板26に設けられ、メモリ5-Eは基板27に設けられる。【0022】XGAの画像表示部8″の場合は、メモリ5-E部の基板27をとり外し、図8の43に示す約70MHzの入力信号が画像処理部に入力し、メモリ5-D側のみを介して処理され、出力39-Dを介し、分割駆動しないXGAの液晶パネルに入力し、約70MHzで表示を行う(図7)。

【0023】メモリ5-E側は、この場合必要としないため、制御線23-E及びアドレス線24-Eはハイインピーダンスとし、また入出力端子であるデータ線25-Eも出力方向として、ハイインピーダンスとする。さらにこの時は、メモリ5-E側の回路動作は停止させ、消費電力を低減させる。こうした切りかえ回路を画像処理部3が有することにより、解像度によってメモリを増設・減設することが可能になる。特に、本実施例では表示デバイスの駆動方法の分割に対応してメモリを分割して用意することにより、こうした低コスト化を容易に実現可能としている。

(第3の実施例)メモリの分割方式としては、他にメモリの上位ビットと下位ビットに分けて用意して、低階調、低価格製品と高階調高級製品とでメモリの増設・減設を使いわけも可能である。

【0024】図9及び図10はこうした第3の実施例を示すブロック図である。1は8bitのデジタル映像信号の入力端子、3は画像処理部、5-Dは入力8bitのうち上位4bit用のフレームメモリ、5-Eは入力8bitのうち下位4bit用のフレームメモリであり、8は図9では8bitデジタル入力高階調液晶パネル、図10では4bitデジタル入力低階調低コスト液晶パネルである。また23-D及び23-EはメモリD及びE各々の制御線、24-D及び24-Eはアドレス線であり、25-D及び25-Eはデータ線である。

【0025】図9の様に階調数を多くした画質重視の製品では、フレームメモリ5-Eを搭載したメモリ基板27を増設し、8bitの表示素子に対応させる一方で、図1に示す低階調で低コスト重視の製品では、メモリ基板27を用いないことにより、低階調で低コストな4bit表示素子を用いた製品にも基板26をそのまま用い、部品共有化を行い、低コストを実現している。

【0026】制御線23及びアドレス線24はハイイン ピーダンスとし、また入出力端子であるデータ線25も 出力方向として、ハイインピーダンスとする。

(第4の実施例)また本発明は、ディスプレイの機能を 多様化させた製品展開を行う際にも有効である。

【0027】ディスプレイ単体としては、液晶パネルなどの画像表示デバイスへの信号処理としては、コントラストやブライト、ア調整をして信号を最適化する必要があるが、特にフレームメモリを用いた画像処理は必要としない。従ってフレームメモリを用いないシステム構成

が最もベーシックな製品となり得る。

【0028】一方、製品のラインナップとしては、3次元の画像処理などを施して、液晶の応答速度等デバイスの欠点を補う高画質化回路を有した製品や、多画面や静止画機能などの多機能製品など、フレームメモリを用いるものが数多くある。図11及び図12は、こうした場合の本発明の第4の実施例を示すブロック図である。

【0029】単機能製品においても高機能製品においても基板26及び画像表示部8は共通で、メモリ5を搭載した基板27の有無が異なるのみである。この構成を実現する為、画像処理部3は、メモリを使用、不使用を切りかえ可能であり、使用しない場合、画像処理経路からメモリを外す様なスイッチ動作を行う。また、空き端子となるメモリ制御信号線23及びアドレス線24の出力はハイインピーダンスとし、また、双方向の入出力端子データ線25も出力方向とし、同様にハイインピーダンスとする。

【0030】この結果、図11の様な高機能製品と、図12の単機能製品と部品共有化が実現され、製品の低コスト化が容易に実現できる。

[0031]

【発明の効果】以上説明したように、本発明によれば、 データ記憶手段を画像処理手段から取り外しあるいは増 ・減設可能にすることにより、複数の製品においてデー タ記憶手段以外の領域を共有化でき、また開発費も削減 することにより低コストを容易に実現できる。

【0032】特に、ディスプレイ特有な高解像度化、高階調化、高機能化(マルチ画面)など、メモリの増大方向に対し基本コンポーネントの共有化を実現することができる。また、ディスプレイ特有の高速駆動の為に必要な分割駆動方法に対応して、メモリを分割することにより、メモリの増・減設時の構成の簡略化を実現することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を説明するための画像表示装置のブロック図である。

【図2】本発明の第1の実施例を説明するための画像表示装置のブロック図である。

【図3】本発明の第1の実施例を説明するための画像表示装置の動作を示すタイミング図である。

【図4】本発明の第1の実施例を説明するための画像表示装置の動作を示すタイミング図である。

【図5】本発明の第2の実施例で用いる液晶パネルの構成図である。

【図6】本発明の第2の実施例を説明するための画像表示装置のブロック図である。

【図7】本発明の第2の実施例を説明するための画像表示装置のブロック図である。

【図8】本発明の第2の実施例を説明するためのタイミング図である。

【図9】本発明の第3の実施例を説明するための画像表示装置のブロック図である。

【図10】本発明の第3の実施例を説明するための画像 表示装置のブロック図である。

【図11】本発明の第4の実施例を説明するための画像 表示装置のブロック図である。

【図12】本発明の第4の実施例を説明するための画像 表示装置のブロック図である。

【図13】従来例を説明するための画像表示装置のブロック図である。

【図14】液晶パネルの構成図である。


【符号の説明】

- 1 アナログ映像入力端子
- 2 A/Dコンバータ
- 3 画像処理部
- 4 D/Aコンバータ


5-A, 5-B, 5-C 画像メモリ

- 6 同期信号入力端子
- 7 駆動パルス発生部
- 8,8',8" 画像表示部
- 9 シフトレジスタ (HSR)
- 10 スタートパルス (φHST)
- 11 シフトクロック (φHCK) 12 シフトレジスタ (VSR)
- 13 スタートパルス (ϕ VST)
- 15 映像信号入力端子
- 16,19 転送スイッチ
- 17 垂直信号線
- 18 ゲート線
- 20 液晶セル
- 21 保持容量
- 22 対向電極(共通電極)
- 23-A, 23-B, 23-C 制御線
- 24 アドレスバス
- 25 データバス
- 26,27 基板
- 36 共通信号線
- 37-1,37-2 映像信号入力端子
- 38-1, 38-2 DAコンバータ回路
- 39-D, 39-E 出力信号線






【図9】




23 - D:制御線 23 - E:制御線 24 - D:アドレス線 24 - E:データ線 25 - E:データ線


【図2】




【図7】




【図10】




【図3】




【図4】




【図6】




【図5】




【図8】




【図11】



【図12】



【図13】




6: 同期信号

23:制御線

24:アドレス線

25:データ線

【図14】



フロントページの続き

(51) Int. Cl. ⁶		識別記号	FΙ		
G09G	5/00	550	G09G	5/00	550M
H O 4 N	5/66		H O 4 N	5/66	Z